311-جزوه درس طراحی سامانه های VLSI -
دانشگاه صنعتی امیر کبیر
دکتر شالچیان
تایپ شده و مرتب در دو قسمت134+133 صفحه -فارسی- pdf
فصل اول: مقدمه .............................................................................................................. 1
2 ..............................................................................................................VLSI 2.2 چیستی و اهمیت فن آوری
1 ....................................................................................................................... VLSI 2.1 تاریخچه فن آوری
به عنوان اصلی ترین محرک توسعه فن آوری مدار های مجتمع ............................................. 8 CMOS 2 فن آوری . 1. 2
1 مقیاس تراکم ترانزیستور ها در مدار های مجتمع ............................................................................... 21 . 1. 2
9 عوامل موثر در توسعه گسترده فن آوری طراحی مدار های مجتمع دیجیتال ........................................... 21 . 1. 2
9.2 مروری بر مطالبی که در این درس ارایه می شود .................................................................................... 29
4.2 ارایه تصویر کلی از موضوعات درس در قالب یک مثال )تکمیلی( ............................................................. 21
11................................................................................................ VLSI 1.2 شاخص های مهم در ارزیابی مدار های
2 قیمت .................................................................................................................................... 12 . 1. 2
1 سرعت یا کارایی ......................................................................................................................... 19 . 1. 2
9 قابلیت اعتماد ............................................................................................................................ 14 . 1. 2
4 مصرف توان و انرژی ................................................................................................................ 12 . 1. 2
92 ........................................................................ VLSI فصل دوم : فن آوری ساخت و جانمایی مدار های
2.1 مقدمات ساخت مدار های مجتمع ........................................................................................................... 13
2 ویفر سیلیکان ............................................................................................................................ 13 . 2. 1
92........................................................................................................... (clean room) 1 اطاق تمیز . 2. 1
1.1 فن آوری های پایه مورد استفاده در ساخت .............................................................................................. 92
2 فتولیتوگرافی ............................................................................................................................. 92 . 1. 1
99.................................................................. (Diffusion and Ion Implantation) 1 نفوذ و کاشت یونی . 1. 1
99.......................................................................................................... (oxidation) 1.1.9 اکسیداسیون
94.......................................................................................................... (deposition) 1.1.4 لایه نشانی
94.............................................................................................................. (etching) 1.1.1 لایه برداری
91........................................................................................................... (planarization) 1.1.2 تسطیح
91........................................................................................................................ CMOS 9.1 فرآیند ساخت
92 .................................................................................................... N-WELL : 2 گام فتولیتوگرافی اول . 9. 1
1.9.1 گام فتولیتوگرافی دوم: ناحیه فعال ............................................................................................. 92
9.9.1 مرحله تشکیل گیت ترانزیستور ها ............................................................................................ 98
93....................................................................................
NMOS 4 نواحی سورس و درین ترانزیستور های
1.9.2 مرحله ایجاد پنجره کنتاکت های اتصال به ترانزیستور ها ............................................................. 41
1.9.2 مرحله ایجاد اتصال میانی با لایه فلز ......................................................................................... 41
4.1 جانمایی مدار های مجتمع .................................................................................................................... 49
2 لایه های مورد استفاده در جانمایی ................................................................................................... 49 . 4. 1
1 بر قراری اتصال بین لایه ها ............................................................................................................. 41 . 4. 1
9 قواعد طراحی .............................................................................................................................. 42 . 4. 1
4 نمونه های از قواعد طراحی ........................................................................................................... 42 . 4. 1
1 جانمایی ترانزیستور ...................................................................................................................... 48 . 4. 1
1.1 تولید بدون کارخانه ............................................................................................................................ 11
2.1 بسته بندی مدار های مجتمع )تکمیلی( .................................................................................................. 11
55 ............................................................ [2] MOSIS پیوست فصل دوم: تعدادی از قواعد طراحی شرکت
46 ........................................................................................ MOSFET فصل سوم : مدل ترانزیستور
21 ............................................................................................................................ P-N 2.9 یادآوری پیوند
28 .................................................................................................... MOSFET 1.9 ساختار و عملکرد ترانزیستور
2 ولتاژ آستانه ترانزیستور ................................................................................................................ 23 . 1. 9
1 هدایت کانال در ناحیه خطی ........................................................................................................... 21 . 1. 9
9 هدایت کانال در ناحیه اشباع ........................................................................................................... 29 . 1. 9
4 اثر مدولاسیون طول کانال ............................................................................................................. 21 . 1. 9
1 هدایت کانال کوتاه و اشباع سرعت .................................................................................................. 21 . 1. 9
2 مدل ساده کانال کوتاه با تقریب برای تحلیل دستی ............................................................................... 28 . 1. 9
28........................................................................................ MOS 2.1.9 مشخصه جریان - ولتاژ ترانزیستور
8 هدایت زیر آستانه )تکمیلی( .......................................................................................................... 81 . 1. 9
3 مدل یکپارچه و ساده برای تحلیل دستی ............................................................................................ 82 . 1. 9
9.9 مدل دیجیتال ترانزیستور ..................................................................................................................... 89
2 مدل سوییچ مقاومتی در تحلیل پویای مدار های دیجیتال ....................................................................... 89 . 9. 9
81............................................................................................................. MOS 1.9.9 خازن های ساختار
9.9.9 خازن های پیوند .................................................................................................................... 82
83.......HSPICE و تحلیل با نرم افزار BSIM3V 4.9 مدل 3
29 ................................................................................................... CMOS فصل چهارم : وارونگر
34................................................................................................................ CMOS 2.4 تحلیل ایستای وارونگر
2 عملکرد وارونگر ......................................................................................................................... 34 . 2. 4
1 مشخصه انتقالی وارونگر ............................................................................................................... 32 . 2. 4
9 تحلیل پارامتری ولتاژ آستانه سوییچینگ ........................................................................................... 33 . 2. 4
4 تحلیل پارامتری حاشیه نویز ......................................................................................................... 211 . 2. 4
1 نکات تکمیلی.......................................................................................................................... 211 . 2. 4
211 ............................................................................................................... CMOS 1.4 تحلیل پویای وارونگر
2 محاسبه مولفه های خازن بار ........................................................................................................ 212 . 1. 4
1.1.4 تحلیل تاخیر انتشار .............................................................................................................. 222
9 بررسی تاثیر پارامتر های طراحی روی تاخیر دریچه وارونگر ......................................................... 221 . 1. 4
4 طراحی وارونگر با هدف بهینه کردن تاخیر .................................................................................... 224 . 1. 4
1 تاثیر تغییر اندازه ترانزیستور های وارونگر به یک نسبت روی تاخیر ................................................ 221 . 1. 4
2.1.4 سایز بندی زنجیره وارونگر ها .............................................................................................. 222
2 انتخاب تعداد طبقات در زنجیره وارونگر ها ................................................................................... 228 . 1. 4
223 .................................................................................................. CMOS 9.4 انرژی و توان مصرفی در وارونگر
2 تلفات پویای ناشی از سوییچینگ خازنها ......................................................................................... 211 . 9. 4
1 تلفات پویای ناشی جریان مستقیم در زمان سوییچینگ ....................................................................... 211 . 9. 4
9 تلفات ایستا ............................................................................................................................. 211 . 9. 4
4 معادله کامل توان ...................................................................................................................... 212 . 9. 4
212 ................................. PDP: Power-Delay Product ) 1 حاصلضرب توان – تاخیر )انرژی بازای یک عملیات . 9. 4
212 ............................................................... EDP: Energy Delay Product 2.9.4 حاصلضرب انرژی در تاخیر
218 .......................................................................................... HSPICE 2 نحوه محاسبه توان در نرم افزار . 9. 4
پیشرفته( ......................................................................... 218 ( CMOS 4.4 تاثیر کاهش مقیاس فن آوری روی وارونگر
مراجع .......................................................................................................... 191
فصل پنجم: گیت های ترکیبی CMOS ........................................................................................... 1
3 گیت های . 5 CMOS مکمل ایستا ...................................................................................................... 2
3 ساختار کلی و نکات مهم . 3. 5 ..................................................................................................... 2
2 مشخصه انتقالی گیت های مکمل ایستا . 3. 5 .................................................................................... 7
1 تاخیر انتشار گیت های مکمل ایستا . 3. 5 ........................................................................................ 8
4 چالش های طراحی گیت های مکمل ایستا . 3. 5 .............................................................................. 33
5 روش های طراحی گیت های با تعداد ورودی زیاد . 3. 5 31
6 بهینه سازی کارآیی در شبکه های ترکیبی )پیشرفته( . 3. 5 .................................................................. 35
7 مصرف توان در گیت های منطقی ایستا )پیشرفته( . 3. 5 ..................................................................... 23
5 . چینش گیت های CMOS ایستا .................................................................................................... 26 2
3 نمودار میله ای . 2. 5 (stick diagram) ........................................................................................... 27
2 گراف اولر و پیوستگی خط نفوذ . 2. 5 ............................................................................................ 23
منطق نسبتی (RATIOED LOGIC) ................................................................................................... 13 1.5
3 محاسبه . 1. 5 VOL ................................................................................................................. 13
2.1.5 منطق DCVSL ................................................................................................................ 11
5 . منطق های ترانزیستور عبوری و گیت انتقالی 15 4
3 منطق ترانزیستور عبوری . 4. 5 .................................................................................................... 15
2 منطق گیت انتقالی . 4. 5 .......................................................................................................... 43
1 بهینه سازی گیت ها در منطق ترانزیستور عبوری و گیت انتقالی . 4. 5 .................................................... 44
5 . منطق های CMOS پویا ............................................................................................................. 43 5
3 مبانی عملکرد گیت های . 5. 5 CMOS پویا .................................................................................... 43
2 گیت پویا با شبکه ارزیابی بالاکش . 5. 5 ......................................................................................... 53
1 سرعت و تلفات در منطق پویا . 5. 5 )پیشرفته( ................................................................................ 53
4 ملاحظات طراحی گیت های پویا . 5. 5 .......................................................................................... 54
5 اتصال پشت سر هم گیت های پویا . 5. 5 ........................................................................................ 58
6 منطق دومینو . 5. 5 ................................................................................................................. 53
7 منطق . 5. 5 np-CMOS ............................................................................................................ 62
5 . جمع بندی ................................ ................................ ................................ ................................ ................................ ...........................
اتصالات میانی .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 66
6 . تحلیل پارامتر های اتصالات میانی .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 67 3
3 خازن اتصالات میانی . 3. 6 ......................................................................................................... 67
2 مقاومت اتصالات میانی . 3. 6 ...................................................................................................... 72
1 اندوکتانس )پیشرفته( . 3. 6 ....................................................................................................... 77
6 . مدل های الکتریکی سیم ........................................................................................................... 78 2
3 مدل سیم ایده ال . 2. 6 ............................................................................................................ 78
2.2.6 مدل فشرده (Lumped) ..................................................................................................... 78
1 مدل . 2. 6 RC فشرده ............................................................................................................... 73
4 مدل خط . 2. 6 rc گسترده ........................................................................................................ 82
6 . مدل خط انتقال .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 85 1
6 . مدل SPICE خط RC گسترده برای سیم .......................................................................................... 85 4
................................ ................................ ................................ ................................ ........ 7 طراحی گیت های ترتیبی . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
7 . مقدمه ............................................................................................................................... 87 3
3 معیار های زمانی در مدار های ترتیبی . 3. 7 .................................................................................... 88
2 دسته بندی عناصر حافظه . 3. 7 .................................................................................................. 83
7 . لچ ها و رجیستر های ایستا ......................................................................................................... 33 2
3 اصول پایداری دو حالته . 2. 7 ..................................................................................................... 33
2 لچ های مبتنی بر مالتی پلکسر . 2. 7 ............................................................................................. 34
1.2.7 رجیستر حساس به لبه پایه پیرو – (Master Slave) ................................................................... 35
7 . لچ ها و رجیستر های پویا )دینامیکی( ......................................................................................... 311 1
3 رجیستر های پویای حساس به لبه با گیت انتقالی . 1. 7 .................................................................... 311
2 ساختار . 1. 7 C2MOS ساختار غیر حساس به همپوشانی کلاک – ......................................................... 312
1.1.7 رجیستر های با کلاک کاملا تک فاز (TSPCR) ......................................................................... 315
7 . سایر انواع عناصر ترتیبی ....................................................................................................... 318 4
3 رجیستر پالسی . 4. 7 ............................................................................................................ 318
2 عناصر ترتیبی دارای . 4. 7 reset ............................................................................................... 331
1 عناصر ترتیبی دارای . 4. 7 enable ............................................................................................. 333
7 . ساختار PIPELINE برای بهینه سازی مدار های ترتیبی
3 مقایسه پایپ لاین با استفاده از لچ و رجیستر . 5. 7 .......................................................................... 334
2.5.7 پیاده سازی مدار های پایپ لاین با استفاده از منطق NORA-COMS .............................................. 334
7 . مدارهای ترتیبی غیر دوحالته ................................................................................................... 336 6
3 اشمیت تریگر . 6. 7 ............................................................................................................... 337
2.6.7 نوسانگر حلقه ای ................................ ................................ ................................ ................................ ............................... 333. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7 . کلاک و زمانبندی در مدار های ترتیبی سنکرون ........................................................................... 321 7
3 پدیده جابجایی کلاک . 7. 7 (Clock Skew) .................................................................................. 323
2 پدیده تشویش کلاک . 7. 7 (Jitter) ........................................................................................... 324
1 روش های توزیع کلاک . 7. 7 ....................................................................................................
311-جزوه درس طراحی سامانه های VLSI -دانشگاه صنعتی امیر کبیر-دکتر شالچیان
